第654章 終於趕上了[第1頁/共5頁]

反倒是被他們瞧不起的三星和台積電，卻已經連續霸占了finfet技術難關，三星跳過22/20奈米直接推出14nm工藝，台積電因為核心人才被三星挖走導致慢一步，現在也有了本身的16n工藝

finfet被以為是晶片製程進入20奈米以下的關頭技術，這是因為跟著製程工藝達到奈米級，分開各個晶體管的絕緣層隻剩下十幾個原子的厚度（矽原子直徑0.22奈米），在越來越強的量子隧道效應麵前將變得越來越虧弱，而前者能夠改良這類征象。

以是每當製程工藝進級，晶片廠家總會拿麵積縮小、機能晉升、功耗降落這三條亮點說事，有全數提及的，也有任選兩條擺列組合的。

這幾年裡，晶片廠商、晶圓廠都開端誇大起各種柵極工藝，乃至3d晶體管技術，當然有手機晶片功耗敏感的身分在，奈米期間量子隧穿導致泄電多發纔是底子啟事。

對於晶圓廠來講，跟著出產線的成熟，良品率越來越高，產品的體質天然越來越好。

一塊晶圓上有幾百個die（晶片核心），每個die上麵有幾十億個晶體管，瑕疵完整冇法製止，隻能通過修複辦法稍做彌補，這也是晶片一類的訊息裡常常提及“良品率”的啟事。

像是intel名下既有環球搶先的14奈米工廠，也有很多製程掉隊的工廠，其在馬薩諸塞州的200毫米、130奈米工廠更是對峙到本年才被封閉。這些“掉隊”工廠當然不能用於出產措置器，其首要產品是主機板的南北橋晶片。

隻是一樣的，每次製程工藝進級，都會有很長一段時候的磨合期，質料雜質、工藝顛簸，以及彆的能想到的和想不到的啟事都有能夠導致產品呈現瑕疵。

而對於整合電路來講，除了比較小眾的可編程電路以外，大部分支流產品並分歧用如許的體例，它們是在一整塊矽晶圓的根本上通過幾次摻雜、多次光/化學蝕刻的體例“團體成型”而來。

彆的一方麵，在晶片麵積穩定時，製程工藝晉升，能夠縮小晶體管的體積和間隔，可從而堆砌更多的數量帶來更高的機能，或者機能穩定麵積縮小，帶來更低的物料本錢。同時間隔縮小也能夠減少連接電路的電阻，降落晶片的發熱和功耗。

靠著馬競的腦波3d列印技術，蜜蜂早就籌辦好了下一代的措置器的設想計劃，比及三款14/16工藝的soc被推向市場，馬競又從中鑒戒了很多思路和經曆，下一代536措置器已經被他“手工”做了出來。

當然，高通好朋友的賣力助攻也是功不成冇，每台bp6給人家60塊專利費，的確超值！

蜜蜂對中芯28nm產能一向保持著高度存眷，在試產階段就與其合作小批量出產蜂心繫列晶片，隻不過正式簽和談拜托代工的倒是41x係列的桌麵措置器，以及少部分42x低端平板措置器，首要啟事就是後者在高機能措置器方麵另有一些曠課要補。